科號：11210CS 210401 授課老師：李濬屹教授 學分數：3 資工系：必修 加簽：只簽資工系、電資院學士班與資工雙主修，沒過擋修的也不簽。 擋修：邏輯設計C-以上

這門課是目前修課以來最硬的課。T7T8時主要會是教授上Verilog語法與複習邏輯設計的內容，期末考之後則是上一些計算機結構跟平行運算的簡介，還有NVIDIA的Deep learning課程（加分用），平時上課不點名，只有一次人少的時候點名加分。R7R8則是隔週會有Basic Lab要完成，其它週則是Advanced Lab的Demo。整體而言是一門非常扎實的課，再加上老師設計的題目其實有些會跟未來的課程（如計算機結構）有呼應，所以在清大這一年半中我覺得這是我學到最多的一門課之一。

評分標準：

• Basic Lab(10%)：兩週會有一次，與Advanced Lab一起公布，基本上開放討論而且非常簡單。最後一次還只要照著簡報的指示照做就會過。
• Advanced Lab(31%)：Advanced Lab會有一部分是一定要寫（算分），包含一般模擬題與FPGA的題目（a.k.a.上板子），另一部分可寫可不寫則是有機會出現在期中與期末考裡面。交作業的時候要交Code、Testbench跟Report。最終認定有沒有寫對會用助教的Testbench（不會公開）跑並告訴你結果。可寫可不寫的題目如果有交的話也會幫你跑讓你知道有沒有過（建議一起交不然你期中與期末考遇到的時候就算會寫，也有可能沒過）。Report的部分要包含用draw.io畫的Block diagram（後期到FSM的時候也要畫State Diagram，一開始以為可以用Vivado生成的電路圖截圖交但最後發現不行被扣一堆分）、解釋你的設計與自己的testbench，與你在這個作業學到的東西。（注：可寫可不寫的題目不用出現在報告裡）這個班的缺點就是Lab的評分細項其實沒有公開透明，所以分數有時候蠻玄的。Lab 5的FPGA部分會是2題且2人一組（跟final project的組員一樣），Lab 6則是全都是FPGA題（2人一組），且有循跡車的題目。後面兩次Lab的分數就給的寬鬆很多，且有很多加分機會。每次大概會花約24小時以上在Report裡面，所以要修的話Loading要慎重考慮。
• 期中考(20%)：2小時5題，其中一題是FPGA題。考試模式是後測（交code之後考試結束才會由助教跑testbench，所以要等到收到成績的時候才知道結果），題目表面是不難，但是會限制你只能用Gate level、Behavior Modeling或是Dataflow Modeling，沒照這個規定的直接算錯。FPGA則是超級簡單（Switch輸入Grey code後轉換到七段顯示器顯示）。考試前教授上課還會強調說只要寫出2題就有平均了，結果平均是24.83（一題多一點）。最後公佈了三種調分方案，期末考前就要決定，我自己是選方案一，但其實最後發現方案二最划算~~（早知道當賭狗了）~~。
  • 方案一：(100-期中考分數)×(Lab4×10%+Lab5×20%+Lab6×20%) 加到期中考分數裡面。
  • 方案二：期中考改15%，期末考改30%
  • 方案三：期中考改30%，期末考改15%
• 期末考(20%)：12月初就考試了，2小時6題，其中一題一樣是FPGA題。其中第2-4題只要挑2題寫，這次就不像期中考有很多限制了，FPGA題也不難，整體比期中考簡單很多。
• Final Project(20%)：自由發揮，要先交一個proposal，期末考那週要交（按時交的話會加總成績1分），之後上機時間會有助教盯進度。18週的時候會demo，當天就報告給教授跟助教聽，最後一樣要交code跟report。如果做deep learning相關的可以加分（最後是5分，也就是總成績1分）。
• Bonus Lab(4%)：
  • Bonus Lab 1(3%): NVIDIA的Deep learning課程，完成裡面的任務後上傳證書即可。網路上有答案
  • Bonus Lab 2(1%): Synopsys Verification lab，有一次上機時間到電腦教授由Synopsys公司的人教如何使用檢測工具。原本是要讓我們用Lab 5的code來用用看檢測工具，但是因為cad炸了且講者講得不太清楚，所以最後單純叫我們回答一些簡單的問題。

Reports Basic Lab ＆ Advanced Lab (Temporarily closed) Final Project

班平均/標準差（百分制）：80.08/13.51

最後成績（本人）： Basic Lab(10%)：

Advanced Lab(31%)：

總成績：

T分數：64.74、T分數排名：1/74